Digital logic design using Verilog coding and RTL synthesis

Digital logic design using Verilog coding and RTL synthesis

Λεπτομέρειες βιβλιογραφικής εγγραφής
Κύριος συγγραφέας: Taraate, Vaibbhav (Συγγραφέας)
Συγγραφή απο Οργανισμό/Αρχή: SpringerLink (Online service)
Μορφή: Electronic Resource
Γλώσσα:English
Έκδοση: New Delhi Springer India [2016]
Θέματα:
Logic design > Data processing.
Verilog (Computer hardware description language)
Electronic books.
Διαθέσιμο Online:Available for University of the Philippines System via SpringerLink. Click here to access
Also available remotely for University of the Philippines System via SpringerLink. Click here to access thru EZproxy