Digital logic design using Verilog coding and RTL synthesis

Digital logic design using Verilog coding and RTL synthesis

التفاصيل البيبلوغرافية
المؤلف الرئيسي: Taraate, Vaibbhav (مؤلف)
مؤلف مشترك: SpringerLink (Online service)
التنسيق: Electronic Resource
اللغة:English
منشور في: New Delhi Springer India [2016]
الموضوعات:
Logic design > Data processing.
Verilog (Computer hardware description language)
Electronic books.
الوصول للمادة أونلاين:Available for University of the Philippines System via SpringerLink. Click here to access
Also available remotely for University of the Philippines System via SpringerLink. Click here to access thru EZproxy