Taraate, V. (2019). Advanced HDL synthesis and SOC prototyping: RTL design using verilog (First edition.). Springer. https://doi.org/10.1007/978-981-10-8776-9
Chicago-Zitierstil (17. Ausg.)Taraate, Vaibbhav. Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog. First edition. Singapore: Springer, 2019. https://doi.org/10.1007/978-981-10-8776-9.
MLA-Zitierstil (9. Ausg.)Taraate, Vaibbhav. Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog. First edition. Springer, 2019. https://doi.org/10.1007/978-981-10-8776-9.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.