Rusu, S. A 65-nm Dual-Core Multithreaded Xeon® Processor With 16-MB L3 Cache. IEEE Journal of solid state circuits.
Citace podle Chicago (17th ed.)Rusu, S. "A 65-nm Dual-Core Multithreaded Xeon® Processor With 16-MB L3 Cache." IEEE Journal of Solid State Circuits .
Citace podle MLA (9th ed.)Rusu, S. "A 65-nm Dual-Core Multithreaded Xeon® Processor With 16-MB L3 Cache." IEEE Journal of Solid State Circuits, .
Upozornění: Tyto citace jsou generovány automaticky. Nemusí být zcela správně podle citačních pravidel..