Citação norma APA

Taraate, V. (2021). ASIC design and synthesis: RTL design using Verilog. Springer. https://doi.org/10.1007/978-981-33-4642-0

Citação norma Chicago

Taraate, Vaibbhav. ASIC Design and Synthesis: RTL Design Using Verilog. Singapore: Springer, 2021. https://doi.org/10.1007/978-981-33-4642-0.

Citação norma MLA

Taraate, Vaibbhav. ASIC Design and Synthesis: RTL Design Using Verilog. Springer, 2021. https://doi.org/10.1007/978-981-33-4642-0.

Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma.