-
131
-
132
-
133
VLSI implementation of new arithmetic residue to binary decoders.
Gepubliceerd in IEEE Transactions on VLSI systemsArtikel -
134
CAD for nanometer silicon design challenges and success.
Gepubliceerd in IEEE Transactions on VLSI systemsArtikel -
135
Baud-rate channel equalization in nanometer technologies.
Gepubliceerd in IEEE Transactions on VLSI systemsArtikel -
136
Critical evaluation of SOI design guidelines.
Gepubliceerd in IEEE Transactions on VLSI systemsArtikel -
137
Modeling subthreshold SOI logic for static timing analysis.
Gepubliceerd in IEEE Transactions on VLSI systemsArtikel -
138
-
139
-
140