-
111
-
112
-
113
-
114
Modeling subthreshold SOI logic for static timing analysis.
Cyhoeddwyd yn IEEE Transactions on VLSI systemsErthygl -
115
-
116
-
117
-
118
-
119
-
120