Resultados de búsqueda - "Power reduction."

Limitar resultados
  1. 1

    Distributed sleep transistor network for power reduction. por Changbo Long

    Artículo


    Imagen de Portada
  2. 2

    Quantitative analysis and optimization techniques for on-chip cache leakage power. por Nam Sung Kim

    Artículo


    Imagen de Portada
  3. 3

    Low-power scan design using first-level supply gating. por Bhunia, S.

    Artículo


    Imagen de Portada
  4. 4

    A temperature-insensitive self-recharging circuitry used in DRAMs. por Chua-Chin Wang

    Artículo


    Imagen de Portada
  5. 5

    Bus encoding for total power reduction using a leakage-aware buffer configuration. por Rao, R.R

    Artículo


    Imagen de Portada
  6. 6

    A study of cache sub-ranking and block buffering as power reduction techniques for multiprocessor cache design por Zarsuela, Jestoni V.

    Tesis


    Imagen de Portada
  7. 7

    Characterization and modeling of run-time techniques for leakage power reduction. por Yuh-Fang Tsai

    Artículo


    Imagen de Portada
  8. 8

    DCG deterministic clock-gating for low-power microprocessor design. por Hai Li

    Artículo


    Imagen de Portada
  9. 9

    DLS dynamic backlight luminance scaling of liquid crystal display. por Naehyuck Chang

    Artículo


    Imagen de Portada
  10. 10

    Soft errors issues in low-power caches. por Degalahal, V.

    Artículo


    Imagen de Portada

Herramientas de búsqueda: