खोज परिणाम - "Latency reduction."

  • प्रदर्शित 1 - 2 परिणाम 2
परिणाम को परिष्कृत करें
  1. 1

    Parallel interleaver design and VLSI architecture for low-latency MAP turbo decoders. द्वारा Dobkin, R.

    में प्रकाशित IEEE Transactions on VLSI systems
    लेख


    कवर छवि
  2. 2

    An 8-Gb द्वारा Casper, B.

    में प्रकाशित IEEE Journal of solid state circuits
    लेख


    कवर छवि

खोज साधन: