-
161
-
162
Global interconnect design in a three-dimensional system-on-a-chip.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
163
-
164
On metrics for comparing interconnect estimation methods for FPGAs.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
165
Timing modeling and optimization under the transmission line model.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
166
-
167
-
168
-
169
An asynchronous ternary logic signaling system.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
170