Dangos
1 - 5
canlyniadau o
5
Neidio i'r cynnwys
UPFind
Bag Llyfrau:
0
eitemau
(Llawn)
Iaith
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Pob Maes
Teitl
Awdur
Pwnc
Rhif Galw
ISBN/ISSN
Canfod
Uwch
Canlyniadau Chwilio - "Embedded cores testing."
Canlyniadau Chwilio - "Embedded cores testing."
Dangos
1 - 5
canlyniadau o
5
Mireinio'r Canlyniadau
Sortio
Perthnasedd
Dyddiad Trefn Ddisgynnol
Newest to Oldest
Oldest to Newest
Awdur
Teitl
Select Page
E-bost
Allforio
Argraffu
Ychwanegu at y Bag Llyfrau
Dewiswch ganlyniad rhif 1
1
Modular and rapid testing of SOCs with unwrapped logic blocks.
gan
Qiang Xu
Cyhoeddwyd yn
IEEE Transactions on VLSI systems
Rhif Galw:
Llwytho...
Wedi'i leoli:
Llwytho...
Erthygl
Llwytho...
Ychwanegu at y Bag Llyfrau
Symud o'r Bag Llyfrau
Standalone Record
Dewiswch ganlyniad rhif 2
2
Test data compression technique for embedded cores using virtual scan chains.
gan
Jas, A.
Cyhoeddwyd yn
IEEE Transactions on VLSI systems
Rhif Galw:
Llwytho...
Wedi'i leoli:
Llwytho...
Erthygl
Llwytho...
Ychwanegu at y Bag Llyfrau
Symud o'r Bag Llyfrau
Standalone Record
Dewiswch ganlyniad rhif 3
3
System-on-a-chip test scheduling with precedence relationships, preemption, and power constraints.
gan
Iyengar, V.
Cyhoeddwyd yn
IEEE Transactions on computer-aided design of integrated circuits and systems
Rhif Galw:
Llwytho...
Wedi'i leoli:
Llwytho...
Erthygl
Llwytho...
Ychwanegu at y Bag Llyfrau
Symud o'r Bag Llyfrau
Standalone Record
Dewiswch ganlyniad rhif 4
4
Nine-coded compression technique for testing embedded cores in SoCs.
gan
Tehranipoor, M.
Cyhoeddwyd yn
IEEE Transactions on VLSI systems
Rhif Galw:
Llwytho...
Wedi'i leoli:
Llwytho...
Erthygl
Llwytho...
Ychwanegu at y Bag Llyfrau
Symud o'r Bag Llyfrau
Standalone Record
Dewiswch ganlyniad rhif 5
5
A unified approach to reduce SOC test data volume, scan power and testing time.
gan
Chandra, A.
Cyhoeddwyd yn
IEEE Transactions on computer-aided design of integrated circuits and systems
Rhif Galw:
Llwytho...
Wedi'i leoli:
Llwytho...
Erthygl
Llwytho...
Ychwanegu at y Bag Llyfrau
Symud o'r Bag Llyfrau
Standalone Record
Select Page
E-bost
Allforio
Argraffu
Ychwanegu at y Bag Llyfrau
Offerynnau Chwilio:
Cael Porthiant RSS
E-bostio'r Chwiliad hwn
Yn Ôl
Mireinio'r Canlyniadau
Page will reload when a filter is selected or excluded.
CAMPUS
Diliman
5 canlyniadau
5
DATABASE
Union Catalog (Buklod)
5 canlyniadau
5
UNIT LIBRARY
College of Engineering Library II
5 canlyniadau
5
RESOURCE TYPE
Erthygl
5 canlyniadau
5
AUTHOR
Chandra, A.
1 canlyniadau
1
Iyengar, V.
1 canlyniadau
1
Jas, A.
1 canlyniadau
1
Qiang Xu
1 canlyniadau
1
Tehranipoor, M.
1 canlyniadau
1
LANGUAGE
English
5 canlyniadau
5
TUKLAS
: UP Libraries' Resource Discovery Tool
Copyright © 2020-. The University Library, University of the Philippines Diliman