Résultat(s)
1 - 6
résultats de
6
pour la requête '
"Delay locked loops."
'
Aller au contenu
UPFind
Panier de livres:
0
notices
(Plein)
Langue
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Tous les champs
Titre
Auteur
Sujet
Cote
ISBN/ISSN
Rechercher
Recherche avancée
Résultats de la recherche - "Delay locked loops."
Résultat(s)
1 - 6
résultats de
6
pour la requête '
"Delay locked loops."
'
, Temps de recherche: 0,02s
Affiner les résultats
Trier
Pertinence
Newest to Oldest
Oldest to Newest
Auteur
Titre
Select Page
Courriel
Exporter
Imprimer
Ajouter au panier
Merci de choisir la recherche numéro 1
1
A second-order semidigital clock recovery circuit based on injection locking.
par
Hiok-Tiaq Ng
Publié dans
IEEE Journal of solid state circuits
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Merci de choisir la recherche numéro 2
2
Techniques for phase noise suppression in recirculating DLLs.
par
Sheng Ye
Publié dans
IEEE Journal of solid state circuits
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Merci de choisir la recherche numéro 3
3
Performance analysis of noncoherent digital delay locked loops for direct sequence spread spectrum systems with Doppler shift and quantized adaptation.
par
Wern-Ho Sheen
Publié dans
IEEE Transactions on wireless communications
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Merci de choisir la recherche numéro 4
4
40-43-Gb/s OC-768 16 1 MUX
par
Hai Tao
Publié dans
IEEE Journal of solid state circuits
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Merci de choisir la recherche numéro 5
5
A 1.2 GHz programmable DLL-based frequency multiplier for wireless applications.
par
Chua-Chin Wang
Publié dans
IEEE Transactions on VLSI systems
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Merci de choisir la recherche numéro 6
6
Design-for-testability for embedded delay-locked loops.
par
Egan, T.
Publié dans
IEEE Transactions on VLSI systems
Cote:
loading...
Localisé:
loading...
Article
loading...
Ajouter au panier
Retirer du panier
Select Page
Courriel
Exporter
Imprimer
Ajouter au panier
Outils de recherche:
Envoyer cette recherche par courriel
Retour
Affiner les résultats
La page se rechargera quand un filtre de sélection ou d'exclusion aura été positionné.
DATABASE
Union Catalog (Buklod)
6 résultats
6
SUBJECT
Delayed lock loop
1 résultats
1
Power dissipation
1 résultats
1
Programmable DLL based frequency multiplier
1 résultats
1
Voltage controlled delay tap line
1 résultats
1
Wireless applications
1 résultats
1
AUTHOR
Chua-Chin Wang
1 résultats
1
Egan, T.
1 résultats
1
Hai Tao
1 résultats
1
Hiok-Tiaq Ng
1 résultats
1
Sheng Ye
1 résultats
1
Wern-Ho Sheen
1 résultats
1
RESOURCE TYPE
Article
6 résultats
6
LANGUAGE
English
6 résultats
6
TUKLAS
: UP Libraries' Resource Discovery Tool
Copyright © 2020-2021. The University Library, University of the Philippines Diliman