Hakutulokset - "Clock gating."

  • Näytetään 1 - 6 yhteensä 6 tuloksesta
Tarkenna hakua
  1. 1

    A study of selective power-down techniques for low-power RISC microprocessor design Tekijä Khalid, Sihawi Abdulhamid

    Julkaistu 2004
    Opinnäyte


    Kansikuva
  2. 2

    Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs. Tekijä Kanno, Y.

    Artikkeli


    Kansikuva
  3. 3

    DCG deterministic clock-gating for low-power microprocessor design. Tekijä Hai Li

    Artikkeli


    Kansikuva
  4. 4

    A fully pipelined single-precision floating-point unit in the synergistic processor element of a CELL processor. Tekijä Hwa-Joon Oh

    Artikkeli


    Kansikuva
  5. 5

    Combined circuit and architectural level variable supply-voltage scaling for low power. Tekijä Hai Li

    Artikkeli


    Kansikuva
  6. 6

    Current demand balancing a technique for minimization of current surge in high performance clock-gated microprocessors. Tekijä Yiran Chen

    Artikkeli


    Kansikuva

Työkalut: