Resultados da pesquisa - "Circuits testing."

Refinar resultados
  1. 31

    Testing big chips becomes an internal affair. Por Runyon, S.

    Publicado no IEEE spectrum
    Artigo


    Imagem da capa
  2. 32

    Design of hierarchical cellular automata for on-chip test pattern generator. Por Sikdar, B.K

    Artigo


    Imagem da capa
  3. 33

    Synchronization overhead in SOC compressed test. Por Gonciari, P.T

    Artigo


    Imagem da capa
  4. 34

    POMR a power-aware interconnect optimization methodology. Por Youssef, A.

    Artigo


    Imagem da capa
  5. 35

    Design of a 3-D fully depleted SOI computational RAM. Por Koob, J.C

    Artigo


    Imagem da capa
  6. 36

    Nine-coded compression technique for testing embedded cores in SoCs. Por Tehranipoor, M.

    Artigo


    Imagem da capa
  7. 37

    Design of wireless on-wafer submicron characterization system. Por Moore, B.

    Artigo


    Imagem da capa

Ferramentas de pesquisa: