Hakutulokset - "Circuits testing."

Tarkenna hakua
  1. 31

    Testing big chips becomes an internal affair. Tekijä Runyon, S.

    Julkaisussa IEEE spectrum
    Artikkeli


    Kansikuva
  2. 32

    Design of hierarchical cellular automata for on-chip test pattern generator. Tekijä Sikdar, B.K

    Artikkeli


    Kansikuva
  3. 33

    Synchronization overhead in SOC compressed test. Tekijä Gonciari, P.T

    Artikkeli


    Kansikuva
  4. 34

    POMR a power-aware interconnect optimization methodology. Tekijä Youssef, A.

    Artikkeli


    Kansikuva
  5. 35

    Design of a 3-D fully depleted SOI computational RAM. Tekijä Koob, J.C

    Artikkeli


    Kansikuva
  6. 36

    Nine-coded compression technique for testing embedded cores in SoCs. Tekijä Tehranipoor, M.

    Artikkeli


    Kansikuva
  7. 37

    Design of wireless on-wafer submicron characterization system. Tekijä Moore, B.

    Artikkeli


    Kansikuva

Työkalut: