-
1
Area-efficient high-throughput MAP decoder architectures.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
2
A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel