Suchergebnisse - "Buffer sizing."
-
1
Timing modeling and optimization under the transmission line model.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
2
-
3
POMR a power-aware interconnect optimization methodology.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
4
-
5
-
6