Kết quả tìm kiếm - "Benchmark circuits."

1

Diagnosis of single stuck-at faults and multiple timing faults in scan chains. Bằng Chien-Mo Li, J.

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

2

Efficient library characterization for high-level power estimation. Bằng Dhaou, I.B

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

3

Multimode power modeling and maximum-likelihood estimation. Bằng Chandramouli, R.

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

4

On metrics for comparing interconnect estimation methods for FPGAs. Bằng Kannan, P.

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

5

High performance level conversion for dual VDD design. Bằng Kulkarni, S.H

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

6

Pattern generation for delay testing and dynamic timing analysis considering power-supply noise effects. Bằng Krstic, A.

Xuất bản năm IEEE Transactions on computer-aided design of integrated circuits and systems

Bài viết

7

LECTOR a technique for leakage reduction in CMOS circuits. Bằng Hanchate, N.

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

8

Path delay fault diagnosis and coverage-a metric and an estimation technique. Bằng Sivaraman, M.

Xuất bản năm IEEE Transactions on computer-aided design of integrated circuits and systems

Bài viết

9

Gate oxide leakage current analysis and reduction for VLSI circuits. Bằng Dongwoo Lee

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

10

Efficient algorithms for multilevel power estimation of VLSI circuits. Bằng Bachmann, W.W

Xuất bản năm IEEE Transactions on VLSI systems

Bài viết

Kết quả tìm kiếm - "Benchmark circuits."

Diagnosis of single stuck-at faults and multiple timing faults in scan chains. Bằng Chien-Mo Li, J.

Efficient library characterization for high-level power estimation. Bằng Dhaou, I.B

Multimode power modeling and maximum-likelihood estimation. Bằng Chandramouli, R.

On metrics for comparing interconnect estimation methods for FPGAs. Bằng Kannan, P.

High performance level conversion for dual VDD design. Bằng Kulkarni, S.H

Pattern generation for delay testing and dynamic timing analysis considering power-supply noise effects. Bằng Krstic, A.

LECTOR a technique for leakage reduction in CMOS circuits. Bằng Hanchate, N.

Path delay fault diagnosis and coverage-a metric and an estimation technique. Bằng Sivaraman, M.

Gate oxide leakage current analysis and reduction for VLSI circuits. Bằng Dongwoo Lee

Efficient algorithms for multilevel power estimation of VLSI circuits. Bằng Bachmann, W.W

Công cụ tìm kiếm:

Tinh chỉnh kết quả

CAMPUS

DATABASE

UNIT LIBRARY

RESOURCE TYPE

AUTHOR

LANGUAGE