Resultados de búsqueda - "Benchmark circuits."

Limitar resultados
  1. 1

    Diagnosis of single stuck-at faults and multiple timing faults in scan chains. por Chien-Mo Li, J.

    Artículo


    Imagen de Portada
  2. 2

    Efficient library characterization for high-level power estimation. por Dhaou, I.B

    Artículo


    Imagen de Portada
  3. 3

    Multimode power modeling and maximum-likelihood estimation. por Chandramouli, R.

    Artículo


    Imagen de Portada
  4. 4

    On metrics for comparing interconnect estimation methods for FPGAs. por Kannan, P.

    Artículo


    Imagen de Portada
  5. 5

    High performance level conversion for dual VDD design. por Kulkarni, S.H

    Artículo


    Imagen de Portada
  6. 6

    Pattern generation for delay testing and dynamic timing analysis considering power-supply noise effects. por Krstic, A.

    Artículo


    Imagen de Portada
  7. 7

    LECTOR a technique for leakage reduction in CMOS circuits. por Hanchate, N.

    Artículo


    Imagen de Portada
  8. 8

    Path delay fault diagnosis and coverage-a metric and an estimation technique. por Sivaraman, M.

    Artículo


    Imagen de Portada
  9. 9

    Gate oxide leakage current analysis and reduction for VLSI circuits. por Dongwoo Lee

    Artículo


    Imagen de Portada
  10. 10

    Efficient algorithms for multilevel power estimation of VLSI circuits. por Bachmann, W.W

    Artículo


    Imagen de Portada

Herramientas de búsqueda: