Результаты поиска - "Architecture level."

  • Отображение 1 - 7 результаты of 7
Отмена результатов
  1. 1

    A forward body-biased low-leakage SRAM cache device, circuit and architecture considerations. по Kim, C.H

    Опубликовано в: IEEE Transactions on VLSI systems
    Статья


    Значок книги
  2. 2

    Zero-aware asymmetric SRAM cell for reducing cache power in writing zero. по Yen-Jen Chang

    Опубликовано в: IEEE Transactions on VLSI systems
    Статья


    Значок книги
  3. 3

    A methodology for architecture-level reliability risk analysis. по Yacoub, S.M

    Опубликовано в: IEEE Transactions on software engineering
    Статья


    Значок книги
  4. 4

    Soft errors issues in low-power caches. по Degalahal, V.

    Опубликовано в: IEEE Transactions on VLSI systems
    Статья


    Значок книги
  5. 5

    The practical engineer [IC design, power reduction]. по Frenkil, J.

    Опубликовано в: IEEE spectrum
    Статья


    Значок книги
  6. 6

    Design techniques and implementation of an 8-bit 200-MS/s interpolating/averaging CMOS A по Uyttenhove, K.

    Опубликовано в: IEEE Journal of solid state circuits
    Статья


    Значок книги
  7. 7

    Engineering dynamic real-time distributed systems architecture, system description language, and middleware. по Ravindran, B.

    Опубликовано в: IEEE Transactions on software engineering
    Статья


    Значок книги

Инструменты поиска: