खोज परिणाम - "Architecture level."

  • प्रदर्शित 1 - 7 परिणाम 7
परिणाम को परिष्कृत करें
  1. 1

    A forward body-biased low-leakage SRAM cache device, circuit and architecture considerations. द्वारा Kim, C.H

    में प्रकाशित IEEE Transactions on VLSI systems
    लेख


    कवर छवि
  2. 2

    Zero-aware asymmetric SRAM cell for reducing cache power in writing zero. द्वारा Yen-Jen Chang

    में प्रकाशित IEEE Transactions on VLSI systems
    लेख


    कवर छवि
  3. 3

    A methodology for architecture-level reliability risk analysis. द्वारा Yacoub, S.M

    में प्रकाशित IEEE Transactions on software engineering
    लेख


    कवर छवि
  4. 4

    Soft errors issues in low-power caches. द्वारा Degalahal, V.

    में प्रकाशित IEEE Transactions on VLSI systems
    लेख


    कवर छवि
  5. 5

    The practical engineer [IC design, power reduction]. द्वारा Frenkil, J.

    में प्रकाशित IEEE spectrum
    लेख


    कवर छवि
  6. 6

    Design techniques and implementation of an 8-bit 200-MS/s interpolating/averaging CMOS A द्वारा Uyttenhove, K.

    में प्रकाशित IEEE Journal of solid state circuits
    लेख


    कवर छवि
  7. 7

    Engineering dynamic real-time distributed systems architecture, system description language, and middleware. द्वारा Ravindran, B.

    में प्रकाशित IEEE Transactions on software engineering
    लेख


    कवर छवि

खोज साधन: