Εμφανίζονται 1 - 4 Αποτελέσματα από 4 για την αναζήτηση '"CMOS standard cell."', χρόνος αναζήτησης: 0,02δλ Περιορισμός αποτελεσμάτων
  1. 1

    Area-efficient high-throughput MAP decoder architectures. ανά Seok-Jun Lee

    Τόπος έκδοσης IEEE Transactions on VLSI systems
    Άρθρο

    Area-efficient high-throughput MAP decoder architectures.
  2. 2

    Design and performance testing of a 2.29-GB ανά Verbauwhede, I.

    Τόπος έκδοσης IEEE Journal of solid state circuits
    Άρθρο

    Design and performance testing of a 2.29-GB
  3. 3

    A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture. ανά Morioka, S.

    Τόπος έκδοσης IEEE Transactions on VLSI systems
    Άρθρο

    A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture.
  4. 4

    High-performance VLSI architecture of adaptive decision feedback equalizer based on predictive parallel branch slicer (PPBS) scheme. ανά Meng-Da Yang

    Τόπος έκδοσης IEEE Transactions on VLSI systems
    Άρθρο

    High-performance VLSI architecture of adaptive decision feedback equalizer based on predictive parallel branch slicer (PPBS) scheme.

Εργαλεία αναζήτησης: