-
1
Modeling subthreshold SOI logic for static timing analysis.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
2
Switch-factor based loop RLC modeling for efficient timing analysis.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel