-
1
-
2
Interconnect accelerating techniques for sub-100-nm gigascale systems.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
3
Power characteristics of inductive interconnect.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
4
Exponentially tapered H-tree clock distribution networks.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel