-
1
-
2
Crosstalk noise reduction in synthesized digital logic circuits.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel -
3
-
4
Switch-factor based loop RLC modeling for efficient timing analysis.
Veröffentlicht in IEEE Transactions on VLSI systemsArtikel