-
1
-
2
-
3
-
4
-
5
-
6
Design-for-testability for embedded delay-locked loops.
Cyhoeddwyd yn IEEE Transactions on VLSI systemsErthygl