-
1
Modeling subthreshold SOI logic for static timing analysis.
Cyhoeddwyd yn IEEE Transactions on VLSI systemsErthygl -
2
-
3
-
4
A novel high-speed sense-amplifier-based flip-flop.
Cyhoeddwyd yn IEEE Transactions on VLSI systemsErthygl