প্রদর্শন 1 - 4 ফলাফল এর 4 অনুসন্ধানের জন্য '"CMOS standard cell."', জিজ্ঞাসা করার সময়: 0.02সেকেন্ড ফলাফল পরিমার্জন করুন
  1. 1

    Area-efficient high-throughput MAP decoder architectures. অনুযায়ী Seok-Jun Lee

    প্রকাশিত IEEE Transactions on VLSI systems
    প্রবন্ধ

    Area-efficient high-throughput MAP decoder architectures.
  2. 2

    Design and performance testing of a 2.29-GB অনুযায়ী Verbauwhede, I.

    প্রকাশিত IEEE Journal of solid state circuits
    প্রবন্ধ

    Design and performance testing of a 2.29-GB
  3. 3

    A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture. অনুযায়ী Morioka, S.

    প্রকাশিত IEEE Transactions on VLSI systems
    প্রবন্ধ

    A 10-Gbps full-AES crypto design with a twisted BDD S-Box architecture.
  4. 4

    High-performance VLSI architecture of adaptive decision feedback equalizer based on predictive parallel branch slicer (PPBS) scheme. অনুযায়ী Meng-Da Yang

    প্রকাশিত IEEE Transactions on VLSI systems
    প্রবন্ধ

    High-performance VLSI architecture of adaptive decision feedback equalizer based on predictive parallel branch slicer (PPBS) scheme.

অনুসন্ধান সাধনীগুলি: