Skip to content
UPFind
  • ילקוט: 0 פריטים (מלא)
  • שפה
    • English
    • Deutsch
    • Español
    • Français
    • Italiano
    • 日本語
    • Nederlands
    • Português
    • Português (Brasil)
    • 中文(简体)
    • 中文(繁體)
    • Türkçe
    • עברית
    • Gaeilge
    • Cymraeg
    • Ελληνικά
    • Català
    • Euskara
    • Русский
    • Čeština
    • Suomi
    • Svenska
    • polski
    • Dansk
    • slovenščina
    • اللغة العربية
    • বাংলা
    • Galego
    • Tiếng Việt
    • Hrvatski
    • हिंदी
מתקדם
  • Finite state machines in hardw...
  • יצירת מראה מקום
  • שלח את זה
  • הדפסה
  • יצוא רשומה
    • Export toEndNote
    • Export toMARC
    • Export toMARCXML
  • הוספה לילקוט הסרה מילקוט
  • Permanent link
Finite state machines in hardware theory and design (with VHDL and SystemVerilog)
QR Code
תצוגה מקדימה
תצוגה מקדימה
תצוגה מקדימה

Finite state machines in hardware theory and design (with VHDL and SystemVerilog)

Show all versions (2)
מידע ביבליוגרפי
מחבר ראשי: Pedroni, Volnei A. (Author)
פורמט: Electronic Resource
שפה:English
יצא לאור: Cambridge, Massachusetts The MIT Press 2013.
נושאים:
SystemVerilog (Computer hardware description language)
VHDL (Computer hardware description language)
Sequential machine theory > Data processing.
Computer systems > Mathematical models.
Electronic books.
גישה מקוונת:Available for University of the Philippines Diliman via MIT Press Direct. Click here to access
Also available remotely for University of the Philippines Diliman via MIT Press Direct. Click here to access thru EZproxy
  • מלאי ספרים
  • תיאור
  • תצוגה מקדימה
  • תצוגת צוות

Search Options

  • חיפושים קודמים
  • חיפוש מתקדם

Discover More

  • דפדוף בקטלוג
  • Explore Channels

Need Help?

  • טיפים לחיפוש
  • לשאול ספרן/ית
  • שאלות נפוצות

More Information

  • About Tuklas
  • Contact Us

TUKLAS: UP Libraries' Resource Discovery Tool
Copyright © 2020-2021. The University Library, University of the Philippines Diliman