Saxena, P., Shelar, R. S., & Sapatnekar, S. S. (2007). Routing congestion in VLSI circuits: Estimation and optimization. Springer.
शिकागो शैली (17वां संस्करण) प्रशस्ति पत्रSaxena, Prashant, Rupesh S. Shelar, और Sachin S. Sapatnekar. Routing Congestion in VLSI Circuits: Estimation and Optimization. New York: Springer, 2007.
एमएलए (9वां संस्करण) प्रशस्ति पत्रSaxena, Prashant, et al. Routing Congestion in VLSI Circuits: Estimation and Optimization. Springer, 2007.
चेतावनी: ये उद्धरण हमेशा 100% सटीक नहीं हो सकते हैं.