Taskin, B. Linearization of the timing analysis and optimization of level-sensitive digital synchronous circuits. IEEE Transactions on VLSI systems.
Trích dẫn kiểu Chicago (xuất bản lần thứ 7)Taskin, B. "Linearization of the Timing Analysis and Optimization of Level-sensitive Digital Synchronous Circuits." IEEE Transactions on VLSI Systems .
Trích dẫn kiểu MLA (xuất bản lần thứ 9)Taskin, B. "Linearization of the Timing Analysis and Optimization of Level-sensitive Digital Synchronous Circuits." IEEE Transactions on VLSI Systems, .
Cảnh báo: Các trích dẫn này có thể không phải lúc nào cũng chính xác 100%.