Yiran Chen. Current demand balancing: A technique for minimization of current surge in high performance clock-gated microprocessors. IEEE Transactions on VLSI systems.
Trích dẫn kiểu Chicago (xuất bản lần thứ 7)Yiran Chen. "Current Demand Balancing: A Technique for Minimization of Current Surge in High Performance Clock-gated Microprocessors." IEEE Transactions on VLSI Systems .
Trích dẫn kiểu MLA (xuất bản lần thứ 9)Yiran Chen. "Current Demand Balancing: A Technique for Minimization of Current Surge in High Performance Clock-gated Microprocessors." IEEE Transactions on VLSI Systems, .
Cảnh báo: Các trích dẫn này có thể không phải lúc nào cũng chính xác 100%.