Talpes, E. Execution cache-based microarchitecture for power-efficient superscalar processors. IEEE Transactions on VLSI systems.
Chicago-Zitierstil (17. Ausg.)Talpes, E. "Execution Cache-based Microarchitecture for Power-efficient Superscalar Processors." IEEE Transactions on VLSI Systems .
MLA-Zitierstil (9. Ausg.)Talpes, E. "Execution Cache-based Microarchitecture for Power-efficient Superscalar Processors." IEEE Transactions on VLSI Systems, .
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.