Dobkin, R. Parallel interleaver design and VLSI architecture for low-latency MAP turbo decoders. IEEE Transactions on VLSI systems.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Dobkin, R. "Parallel Interleaver Design and VLSI Architecture for Low-latency MAP Turbo Decoders." IEEE Transactions on VLSI Systems .
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Dobkin, R. "Parallel Interleaver Design and VLSI Architecture for Low-latency MAP Turbo Decoders." IEEE Transactions on VLSI Systems, .
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.