Yu Cao. Switch-factor based loop RLC modeling for efficient timing analysis. IEEE Transactions on VLSI systems.
Trích dẫn kiểu Chicago (xuất bản lần thứ 7)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems .
Trích dẫn kiểu MLA (xuất bản lần thứ 9)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems, .
Cảnh báo: Các trích dẫn này có thể không phải lúc nào cũng chính xác 100%.