Yu Cao. Switch-factor based loop RLC modeling for efficient timing analysis. IEEE Transactions on VLSI systems.
Παραπομπή σε μορφή Chicago (17η εκδ.)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems .
Παραπομπή σε μορφή MLA (9th εκδ.)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems, .
Πρόσοχή: Οι παραπομπές μπορεί να μην είναι 100% ακριβείς.