Yu Cao. Switch-factor based loop RLC modeling for efficient timing analysis. IEEE Transactions on VLSI systems.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems .
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Yu Cao. "Switch-factor Based Loop RLC Modeling for Efficient Timing Analysis." IEEE Transactions on VLSI Systems, .
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.