Citace podle APA (7th ed.)

Ciletti, M. D. (1999). Modeling, synthesis, and rapid prototyping with the VERILOG HDL. Prentice-Hall.

Citace podle Chicago (17th ed.)

Ciletti, Michael D. Modeling, Synthesis, and Rapid Prototyping with the VERILOG HDL. Upper Saddle River, N.J: Prentice-Hall, 1999.

Citace podle MLA (9th ed.)

Ciletti, Michael D. Modeling, Synthesis, and Rapid Prototyping with the VERILOG HDL. Prentice-Hall, 1999.

Upozornění: Tyto citace jsou generovány automaticky. Nemusí být zcela správně podle citačních pravidel..